• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dievorliegende Erfindung betrifft ein Verfahren zur Charakterisierungvon sowie zur Korrektur linearer Fehler in Analog-Digital-Wandlern,insbesondere in ΣΔ-Analog-Digital-Umsetzern,bei denen eine statische oder dynamische Ausgangsbitaktivität in einemOffline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasstwird, um diesen zu charakterisieren, und für die Korrektur der nichtlinearenFehler die Korrekturparameter des Wandlers variiert werden, bisdie Ausgangsbitaktivität einMinimum erreicht hat.Das vorliegende Verfahren ermöglicht dieeinfache Korrektur linearer Fehler in Analog-Digital-Wandlern mitgeringem zusätzlichenSchaltungs- und Rechenaufwand.
    公开号:DE102004007207A1
    申请号:DE200410007207
    申请日:2004-02-13
    公开日:2005-09-08
    发明作者:Yiannos Prof. Dr. Manoli；Maurits Dipl.-Ing. Ortmanns
    申请人:Albert Ludwigs Universitaet Freiburg；
    IPC主号:H03M1-10
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren zur Charakterisierungvon sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern,insbesondere in ΣΔ-Analog-Digital-Umsetzern,die analoge Eingangssignale in ein oder mehrere Folgen von digitalenAusgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbareKorrekturparameter ausgestattet sind.
    [0002] ΣΔ-Analog-Digital-Umsetzer(ΣΔ-ADU) und derenHauptbestandteil, der ΣΔ-Modulator,konnten in den letzten Jahren unter Einsatz neuer Technologien hinsichtlichihrer Auflösungund ihrer Umsetzraten deutlich verbessert werden. Dies ermöglicht denEinsatz von ΣΔ-Analog-Digital-Umsetzernin Anwendungen, die von hochauflösendenAudio-Umsetzern bis hin zu Frontend-Schaltungen von Mobilfunksystemen (GSM,UMTS) sowie Schnittstellen in Kommunikations- und Informationstechnologien(DSL, Kabel) reichen. Fürdiese Anwendungen sind sehr hohe Umsetzraten erforderlich, die zusammenmit der in den Systemen eingesetzten Überabtastung sehr hohe Systemgeschwindigkeitenbzw. Abtastfrequenzen benötigen.Dies wiederum stellt sehr hohe Anforderungen an die einzelnen Komponentendes ΣΔ-Modulators.
    [0003] Ausdiesem Grund werden neue innovative Architekturen eingesetzt, mitdenen versucht wird, hohe Auflösungenmit niedriger Überabtastungzu kombinieren. Zu diesen neuen Architekturen gehören kaskadierte,mehrstufige ΣΔ-Modulatorensowie ΣΔ-Modulatorenmit internen Multibit-Quantisierern. Der Nachteil dieser neuen Architekturenbesteht jedoch in einer erhöhtenEmpfindlichkeit gegenüber Nichtidealitäten. Sosind kaskadierte Wandler insbesondere gegenüber Schwankungen der passiven Komponentender Integrator-Verstärkung,interne Multibit-Quantisierer gegenüber der Nichtlinearität des Rückkopplungs-Digital-Analog-Umsetzers (DAU)empfindlich, die auf relative Schwankungen der Rückkopplungskomponenten zueinanderzurückzuführen ist.
    [0004] Üblicherweisewurden ΣΔ-Modulatorenbisher zeitdiskret (DT) in Schalter-Kondensator (SC) Technik realisiert.Diese Technik weist gute Eigenschaften bezüglich der Komponenten-Abstimmung, derSimulierbarkeit und anderer Merkmale auf. Gerade die hohen Geschwindigkeitsanforderungenneuer Anwendungen sind mit zeitdiskreten ΣΔ-Modulatoren jedoch nur schwerzu realisieren, da zum einen die Geschwindigkeitsanforderungen andie SC-Systemkomponenten um ein Vielfaches höher liegen als die Systemgeschwindigkeitselbst, desweiteren die Abtast-Halte-Glieder (S/H) bei hohen Geschwindigkeitenimmer schwerer realisierbar sind und schließlich das Einhalten der Geschwindigkeitsanforderungen zuhohem Stromverbrauch führt,der in vielen Anwendungen, wie beispielsweise beim Einsatz in mobilen Systemenmöglichstvermieden werden soll.
    [0005] Ausdiesem und weiteren Gründenwurden in letzter Zeit sogenannte zeitkontinuierliche (CT) ΣΔ-Modulatorenentwickelt, die aktive RC- oder GmC-Filter/Integratoren einsetzen.Die Systemkomponenten dieser Schaltungen sind bezüglich derGeschwindigkeitsanforderungen weniger kritisch, so dass sie sichfür denEinsatz auf den neuen Anwendungsgebieten der Kommunikationselektronikanbieten. Andererseits sind die zeitkontinuierlichen ΣΔ-Modulatorensehr viel empfindlicher gegenüber einigenNichtidealitäten,die besonders in einem industriellen, alltäglichen Umfeld vorhanden sind.Dazu gehörenu.a. die sehr viel größeren, absoluten Schwankungender Integrator-Verstärkung,die hier durch das RC-Produkt definiert sind, als auch die größere relativeAbweichung bei der Realisierung von Multibit-Rückkopplungs-DAUs. Beides wirktsich sowohl auf die üblicheneinstufigen Architekturen mit Single-Bit-Quantitierung aus als auch auf dieinnovativeren kaskadierten Systeme und die Implementierung mit Multibit-Quantisierer.
    [0006] ZurVerringerung der negativen Auswirkungen dieser Nichtidealitäten aufdie Auflösungder ΣΔ-Analog-Digital-Umsetzersind Korrekturtechniken bekannt, die eine automatische Korrekturder Nichtidealitätenermöglichen.Diese Korrekturtechniken nutzen analoge oder digitale Verfahren,mit denen einerseits eine Analyse der durchzuführenden Korrektur und andererseitsdie Korrektur selbst ermöglicht werden.Für dieAnalyse könnenbeispielsweise analoge Messverfahren an der integrierten Schaltung eingesetztwerden, die die Abweichung von realen und idealen Bauelementegrößen bestimmen.Darüberhinaus ist es beispielsweise aus G. Cauwenberghs, „AdaptiveDigital Correction of Analog Errors in MASH ADC's – PartI", IEEE Trans.Circ. Syst., Vol. 47, 2000, Seiten 621–628, oder aus P. Kiss, „AdaptiveDigital Correction of Analog Errors in MASH ADC's – PartII, IEEE Trans. Circ. Syst., Vol. 47, 2000, Seiten 629–638, bekannt,digitale Optimierungsverfahren einzusetzen, die den digitalen Ausgangdes Modulators auswerten und unter Verwendung von teils umfangreichenAlgorithmen eine Korrektur finden. Diese Verfahren ermöglichenzwar zum Teil eine Online-Korrekturder Nichtidealitäten,basieren teilweise jedoch auf umfangreichem, zusätzlichen Schaltungsaufwand,um die Messaufgaben zu erfüllen,oder auf extensiver, digitaler Signalverarbeitung, für die unter Umständen sogardie Verwendung zusätzlicherProzessoren unumgänglichist. Dies führtzwar theoretisch zu sehr umfangreichen Korrekturmöglichkeiten, beschränkt jedochandererseits die Einsetzbarkeit und damit den praktischen Nutzendieser Verfahren.
    [0007] DieAufgabe der vorliegenden Erfindung besteht darin, ein Verfahrenzur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern,insbesondere in ΣΔ-Analog-Digital-Umsetzern,sowie ein Verfahren zur Charakterisierung von Analog-Digital-Wandlern anzugeben,die sich auf einfache Weise realisieren lassen.
    [0008] DieAufgabe wird mit den Verfahren der Patentansprüche 1 und 3 gelöst. VorteilhafteAusgestaltungen der Verfahren sind Gegenstand der Unteransprüche oderlassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielenentnehmen. Patentanspruch 15 gibt weiterhin eine erfinderische Verwendungdes Verfahrens nach Patentanspruch 1 an, bei der sich Nichtlinearitätsfehlerin niedrig auflösendenMultibit-Digital-Analog-Umsetzernin der Rückkopplungeines Multibit-ΣΔ-Modulatorsbestimmen lassen.
    [0009] DerSchwerpunkt der vorliegenden Erfindung liegt bei der automatischenKorrektur von linearen Fehlern in Analog-Digital-Wandlern. Jedochwurde von den Erfindern erkannt, dass sich das vorliegende Verfahrenin vereinfachter Form auch zur Charakterisierung von Analog-Digital-Wandlerngemäß Patentanspruch1 einsetzen lässt.
    [0010] Beidem vorgeschlagenen Verfahren zur Charakterisierung von Analog-Digital-Wandlern,die analoge Eingangssignale in ein oder mehrere Folgen von digitalenAusgangsbits wandeln, wird die statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einemOut-of-Band-Bereich des Wandlers erfasst und für die Charakterisierung herangezogen.Hierbei wird ausgenutzt, dass eine hohe Auflösung des Wandlers einem niedrigenAusgangsrauschen und damit einer entsprechenden Zahl von nichtaktiven,signifikanten Ausgangsbits entspricht. Anhand der Größe der gemessenenAusgangsbitaktivitätkönnendie Wandler somit in unterschiedliche Qualitätsstufen eingeordnet werden.Dieser einfache Test der Analog-Digital-Wandler ermöglicht wertvolle Aussagenbezüglichder Brauchbarkeit der gefertigten Wandler. Bei zu hoher Ausgangsbitaktivität kann einderartiger Wandler ausgemustert werden, ohne einen aufwendigerenTest durchführenzu müssen.
    [0011] UnterAusgangsbitaktivitätist in der vorliegenden Patentanmeldung die Anzahl der Bitwechsel zwischendem Bitwert 0 und dem Bitwert 1 pro Zeiteinheit oder auch die Anzahlder aktiven Bits, d.h. der Ausgangsbits mit einem Bitwert von 1,pro Zeiteinheit zu verstehen. Im Offline-Zustand, d.h. in dem Zustand,in dem der Wandler nicht mit einem zu wandelnden analogen Eingangssignalbetrieben wird, sollte diese Ausgangsbitaktivität im Idealfall, d.h. ohne Rauschen,möglichst0 sein.
    [0012] Dasvorliegende sowie das nachfolgend erläuterte Verfahren lassen sichauch bei einer im Offline-Zustand implizit oder explizit angelegtenGleichspannung durchführen.In diesem Fall ist die Erfassung der dynamischen Ausgangsbitaktivität, d.h.der Bitwechsel zwischen dem Bitwert 0 und dem Bitwert 1, von Vorteil.Bei Erfassung der statischen Ausgangsbitaktivität, d.h. der Anzahl der Bitwerte1 pro Zeiteinheit, kann ein einfacher Hochpassfilter, beispielsweiseH(z) = 1 – z–1,an dem digitalen Ausgang des Analog-Digital-Wandlers angeschlossenwerden, der das Gleichspannungssignal unterdrückt. Die Ausgangsbitaktivität wird indiesem Fall am Ausgang dieses Hochpassfilters gemessen.
    [0013] Beidieser einfachen Charakterisierung von Analog-Digital-Wandlern können Grenzwerte für das Signal-Rausch-Verhältnis bzw.die Auflösungdes Wandlers angegeben werden. Überschreitetdie Ausgangsbitaktivitätden entsprechenden Grenzwert, so wird der Wandler ausgemustert.Auch eine feinere Einteilung der Qualität der Wandler durch Vorgabe unterschiedlicherGrenzwerte lässtsich damit erreichen.
    [0014] ImFolgenden wird das Verfahren zur automatischen Korrektur linearerFehler in Analog-Digital-Wandlern anhand des besonders bevorzugten Anwendungsgebietesbei ΣΔ-Analog-Digital-Umsetzernnäher erläutert. Selbstverständlich lässt sich dasVerfahren jedoch auch bei anderen Architekturen von Analog-Digital-Wandlerneinsetzen, um überbestimmte Korrekturparameter ein gewünschtes Auflösungsverhaltendieser Wandler einzustellen. Beispiele sind Analog-Digital-Umsetzermit Pipeline-, Folding-, Time-Interleaved oder ähnlichen Konzepten. Bei derartigenAnalog-Digital-Umsetzernliegt das digitale Ausgangssignal in der Regel ebenfalls mit einerhohen Bitbreite vor und das Rauschen und damit die Bitaktivität ohne anliegendesEingangssignal sollten möglichstnur die unteren oder das unterste Ausgangsbit betreffen.
    [0015] Beidem vorliegenden Verfahren zur automatischen Korrektur der linearenFehler in Analog-Digital-Wandlern,die analoge Eingangssignale in ein oder mehrere Folgen von digitalenAusgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbareKorrekturparameter ausgestaltet sind, wird die statische oder dynamischeAusgangsbitaktivitätin einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlerserfasst und die Korrekturparameter des Wandlers variiert, bis die Ausgangsbitaktivität ein Minimumerreicht hat.
    [0016] Durchdiese Vorgehensweise könnendie negativen Auswirkungen der Nichtidealitäten auf die Auflösung derWandler automatisch reduziert werden. Dies erfordert einen odermehrere Korrekturparameter, deren Veränderung sich auf den Einflusseines speziellen nichtidealen Verhaltens kompensierend auswirkt.Geeignete Mittel zur Korrektur mit derartigen Korrekturparameternsind aus dem in der Beschreibungseinleitung genannten Stand derTechnik bereits bekannt.
    [0017] Einbesonderer Vorteil des vorliegenden Verfahrens ist die Umgehungeiner expliziten Messmethode zur Detektion der Fehler sowie dieVermeidung des Einsatzes massiver digitaler Signalverarbeitung zurKorrektur der Fehler, insbesondere in den genannten ΣΔ-Analog-Digital-Umsetzern.Dies wird durch eine sehr einfache Analyse des digitalen Ausgangssignalsund eine darauf basierende Veränderungbestimmter Korrekturparameter erreicht, um automatisch einen idealenArbeitszustand der entsprechenden Schaltung zu finden. Die Mittelzur Korrektur könnendabei analoger oder digitaler Art sein. Eine Bestimmung der im vorliegendenVerfahren erfassten statischen oder dynamischen Ausgangsbitaktivität ist durcheinfache Zählerrealisierbar, deren zusätzlicherSchaltungsaufwand zu dem des ΣΔ-Analog-Digital-Umsetzerssehr gering ist. Die durch Bestimmung der Ausgangsaktivität erhalteneInformation bezüglich deraktuellen Auflösungdes Modulators bzw. Wandlers wird durch die vorliegende Variation derKorrekturparameter auf einfache Weise zur Korrektur der linearenFehler im Modulator genutzt. Die Variation der ein oder mehrerenKorrekturparameter erfolgt dabei vorzugsweise iterativ, lässt sichjedoch gegebenenfalls auch mit anderen Optimierungsverfahren, wiez.B. durch "SuccessiveApproximation" o. ä., durchführen.
    [0018] Dasbevorzugte Anwendungsgebiet des vorliegenden Korrekturverfahrenssind zeitdiskrete (DT) und zeitkontinuierliche (CT) ΣΔ-Analog-Digital-Umsetzer,wobei die korrigierbaren Fehler im zeitkontinuierlichen ΣΔ-Modulator von größerer Bedeutung sind.Zu jedem ΣΔ-Analog-Digital-Umsetzergehört deranaloge ΣΔ-Modulator, dessenIntegration mit prozessabhängigenund schaltungstechnischen Nichtidealitäten behaftet ist, sowie dersogenannte Dezimationsfilter zur Eliminierung der hochfrequentenRauschkomponenten des Modulatorausgangs. Während der Ausgang des Modulatorssehr hoch überabgetastetist, aber nur eine geringe Bitbreite aufweist, zeigt der Ausgangdes Dezimationsfilters eine nur noch geringe Überabtastung, dafür aber einehohe Bitbreite, die mindestens der Auflösung des gesamten ΣΔ-Analog-Digital-Umsetzersentspricht. Die Detektion des korrekten oder inkorrekten Arbeitszustandesdes ΣΔ-Analog-Digital-Umsetzers basiertbeim vorliegenden Verfahren auf der Überwachung der Aktivität der Ausgangsbitsdes hochaufgelöstenDezimatorausgangs. Liegt kein Eingangssignal am Modulator an, soverursacht nur das Modulatorrauschen (Quantisierungsrauschen, thermisches Rauschen,etc.) eine Aktivitätdieser Bits. Arbeitet der Modulator korrekt, so darf in Auflösungs-signifikanten oberenBits keine Aktivitätvorhanden sein. Ist dagegen in höherwertigenBits eine Aktivitätnachweisbar, so ist dies ein Anzeichen für nicht ausreichende Auflösung. Einehohe Auflösungdes ΣΔ-Analog-Digital-Umsetzersentspricht somit einem niedrigen Ausgangsrauschen und damit einerentsprechenden Anzahl von nicht-aktiven, signifikanten Ausgangsbits. Einevon 0 verschiedene Gleichspannung am Wandlereingang, die entwederexplizit angelegt oder beispielsweise durch Offset implizit verursachtwird, bewirkt im Ausgangssignal dagegen eine Anzahl statisch auf1 liegender Bits. Deren dynamische Aktivität, entsprechend der Anzahlder Bitübergänge, ist dementsprechendebenfalls 0.
    [0019] Inder einfachsten Ausgestaltung des Verfahrens können die Ausgangsbits absteigend,beginnend beim höchstwertigenBit MSB (Most Significant Bit), einzeln betrachtet werden. EineKorrektur durch Variation der ein oder mehreren Korrekturparameter, vorzugsweiseiterativ, erfolgt dann jeweils solange, bis das Ausgangsrauschendes ΣΔ-Analog-Digital-Umsetzerskleiner als dieses Bit ist. Danach wird das nächst kleinere Bit betrachtetund die Variation erfolgt in gleicher Weise.
    [0020] DieAktivitätder einzelnen Ausgangsbits kann dabei entweder nach der Anzahl derdigitalen 1 (statische Bitaktivität) oder nach der Anzahl der0 <-> 1 Übergänge (dynamische Bitaktivität) pro Zeiteinheit bestimmtwerden. Letzteres wird bevorzugt, wenn eine Gleichspannung explizitoder implizit anliegt, da diese kein Wechseln im Ausgangssignalhervorruft und insofern keine wechselnden Bitzustände verursacht.
    [0021] DieAusgangsbitaktivitätkann auch in der Gesamtheit der Ausgangsbits bestimmt werden, in demdie digitale Summe aller dieser Bits in einem vorgegebenen Zeitfensterberechnet wird. Nimmt diese Summe in Folge der iterativen Korrekturab, so nähertman sich dem globalen Minimum des Ausgangsrauschens und damit demoptimalen ΣΔ-Analog-Digital-Umsetzer-Verhalten.Diese Methode ist besonders dann vorteilhaft, wenn mehr als einKorrekturparameter zu variieren ist, um den betrachteten linearenFehler zu korrigieren. Ohne die Summenbildung könnte im Moment des gleichenEinflusses zweier Korrekturparameter auf das Gesamtverhalten dieMinimierung Probleme bereiten, da sich ein verbessertes Verhaltendurch Tuning des einen Korrekturparameters eventuell nur auf niederwertigeBits positiv auswirkt. Dies wird aber zu dem Zeitpunkt nicht registriert,zu dem nur das aktuell höchstwertige,verrauschte Bit fürdie Aktivitätbetrachtet wird.
    [0022] Fallseine Gleichspannung am Eingang anliegt, kann es bei der iterativenVariation des Korrekturparameters zu einer Variation des Gleichspannungsanteilsim digitalen Ausgangssignal kommen. Damit variiert dieser eigentlichstatische Anteil und kann als Verringerung oder Vergrößerung derAusgangsbitaktivitätfehl interpretiert werden. Dies kann in einer Ausgestaltung desvorliegenden Verfahrens durch einen einfachen Hochpassfilter vermieden,der an dem digitalen Ausgang des Dezimationsfilters angeschlossenwird und das Gleichspannungssignal unterdrückt. Der Ausgang des Hochpassfilterswird dann wie oben beschrieben auf die Ausgangsbitaktivität hin untersucht.
    [0023] Dasiterative Auffinden des optimalen Arbeitspunktes des ΣΔ-Analog-Digital-Umsetzerserfolgt bei einer Alternative des vorliegenden Verfahrens außerhalbdes normalen Betriebes, d.h. Offline, da das Nutzband und das darinenthaltene Störsignal digitalausgewertet werden. Ist dieses Signal von weiteren Nutzsignalen überlagert,so kann aus der simplen Betrachtung der Ausgangsbitaktivität die Modulatorauflösung nichtmehr bestimmt werden. Die mit dem vorliegenden Verfahren korrigierbarenFehler müssendementsprechend auch linearer Natur sein, sie dürfen also nicht von der Amplitudeoder der Frequenz des Eingangssignals abhängen.
    [0024] Gemäß einerzweiten Alternative des vorliegenden Verfahrens kann durch schaltungstechnischenMehraufwand auch nur ein bestimmter Teil des Frequenzbandes herausgefiltertwerden, in dem keine Nutz-Signale vorkommen, der also „out-of-band" liegt. Sodann kanndieser Teil in Bezug auf die Rausch-Bitaktivität hin untersucht werden.
    [0025] Prinzipiellsind mit dem vorliegenden Verfahren somit Fehler in der Ausgangsbitaktivität mess- undkorrigierbar, die linearen Ursprungs sind und sich in Form einermodifizierten Rauschübertragungsfunktion(NTF) des ΣΔ-Modulatorsauswirken. Wenn eine Möglichkeitbesteht, auf diese linearen Fehler durch Modifikation einzelneroder mehrerer Parameter, in der vorliegenden Patentanmeldung alsKorrekturparameter bezeichnet, einzuwirken, ist eine Korrektur durchOptimierung gemäß dem vorliegenden Verfahrenmöglich.
    [0026] Diesbetrifft beispielsweise die folgenden Fehler. Gain-Error verursachteFehler in mehrstufigen/kaskadierten ΣΔ-Analog-Digital-Umsetzern verursacheneinen sehr starken Abfall der Auflösung. In diesem Fall ist einedigitale Korrektur durch Multiplikation von digitalen Korrektur-Wörtern möglich.
    [0027] BeiGain-Error verursachten Fehlern in einstufigen ΣΔ-Analog-Digital-Umsetzern isteine analoge Korrektur, beispielsweise durch ein zuschaltbares Arrayvon passiven Komponenten (z.B. zur Integrationskapazität) oderdurch Tuning von aktiven Komponenten (z.B. GmC-Filter) möglich.
    [0028] Excess-Loop-Delayverursachte Fehler in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzern lassensich durch Tuning analoger Komponenten, wie beispielsweise von Skalierungswiderständen, korrigieren.
    [0029] Fehler,die durch ein endliches Verstärkungs-Bandbreite-Produktder verwendeten aktiven Elemente, wie beispielsweise den Operationsverstärkern, verursachtwerden, lassen sich auf Gain-Fehler und Excess-Loop-Delay-Fehlerzurückführen, so dassauch hier eine entsprechende Korrektur möglich ist.
    [0030] Dieszeigt, das fürviele in Analog-Digital-Wandlernauftretende Fehler bereits Korrekturmöglichkeiten mit Hilfe entsprechenderKorrekturparameter bekannt sind, die mit dem vorliegenden Verfahrenauf einfache Weise zu einer Erhöhungder Auflösungdes Analog-Digital-Wandlers führen. Selbstverständlich istdas vorliegende Verfahren nicht auf die vorgenannten Korrekturenbegrenzt, sondern lässtsich bei allen Wandlern einsetzen, bei denen Parameter für die Beeinflussungder Nichtidealitätenbekannt sind.
    [0031] Dasvorliegende Verfahren zeichnet sich durch einen sehr geringen zusätzlichenSchaltungsaufwand und eine herausragende Einfachheit bei der Bestimmungder Auflösungdes aktuellen Modulator-Zustandes aus. Es bietet eine vielseitigeAnwendbarkeit zur Behebung linearer Fehler in ΣΔ-Analog-Digital-Umsetzern mitsowohl digitalen als auch analogen Korrekturmöglichkeiten. Die Technik der Erfassungder Ausgangsbitaktivitätlässt sichauch zur Korrektur der Nichtlinearität in Multibit-Digital-Analog-Umsetzerneinsetzen, wie in einem der nachfolgenden Ausführungsbeispiele gezeigt wird.
    [0032] Dieerfindungsgemäßen Verfahrenwerden nachfolgend anhand von Ausführungsbeispielen in Verbindungmit den Zeichnungen nochmals nähererläutert.Hierbei zeigen:
    [0033] 1 einBeispiel fürdie Erfassung der Ausgangsbitaktivität eines ΣΔ-Analog-Digital-Umsetzers;
    [0034] 2 einBeispiel fürdie Korrektur linearer Fehler in einem kaskadierten ΣΔ-Analog-Digital-Umsetzer;
    [0035] 3 einBeispiel fürdie Ausgangsbitaktivitätbei Variation der Korrekturparameter bei dem ΣΔ-Analog-Digital-Umsetzer der 2;
    [0036] 4 einBeispiel füreinen einstufigen, zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzer mit Kapazitätsarrayzur Korrektur der linearen Fehler; und
    [0037] 5 einBeispiel fürdie Bestimmung von Nichtlinearitätsfehlernin einem ΣΔ-Analog-Digital-Umsetzermit internem Multibit-Quantisierer.
    [0038] 1 zeigtden allgemeinen Aufbau eines ΣΔ-Analog-Digital-Umsetzers,der sich aus dem analogen ΣΔ-Modulator 1 sowiedem digitalen Dezimationsfilter 2 zusammensetzt. Der analogeModulator 1 arbeitet mit einer Abtastfrequenz fs und einerinternen m-bit-Quantisierungmit geringer Bitbreite. Der Ausgang des Dezimationsfilters 2 miteiner nur geringen Überabtastungfs2 << fs hat eine hoheBitbreite B, die in etwa der Auflösung des gesamten ΣΔ-Analog-Digital-Umsetzers entspricht.
    [0039] Beider Charakterisierung eines derartigen Wandlers wird das Eingangssignalu(t) auf 0 oder einen Gleichspannungswert gesetzt und die Ausgangsbitaktivität mit derMessanordnung 3, in der Regel einem einfachen Zähler, gemessen.In diesem Offline-Zustand des Wandlers entsprechen ruhige Ausgangsbitseinem niedrigen Ausgangsrauschen und damit einer hohen Auflösung. Istdagegen gerade in höherwertigenBits eine Aktivitätnachweisbar, so ist dies ein Anzeichen für eine nicht ausreichende Auflösung desWandlers. Alleine durch diese Erfassung der Aktivität der Ausgangsbitslässt sichder vermessene Wandler somit charakterisieren. Für die Korrektur der linearenFehler kann eine Korrektureinheit 4 mit einer Logik eingesetztwerden, die Korrekturparameter des Wandlers variiert, bis die gemesseneAusgangsbitaktivitätein Minimum aufweist. Ein Beispiel für eine derartige Variationist in dem nachfolgenden Beispiel der 2 und 3 dargestellt.
    [0040] 2 zeigthierzu einen kaskadierten zeitkontinuierlichen SOFO-Modulator mitdigitaler Rekombinationslogik (FIR), einer digitalen Korrektureinheit 4 zurKorrektur von Verstärkungsfehlern(Corr1) sowie einem digitalen Dezimationsfilter 2 mit BAusgangsbits. Verstärkungsfehler,beispielsweise durch Variation der RC-Zeitkonstante, verursachenin einem derartigen kaskadierten ΣΔ-Modulatoreinen sehr starken Abfall der Auflösung durch sogenanntes Noiseleakagein der ersten Stufe. Derartige Fehler lassen sich digital korrigieren,wie dies beispielsweise in M. Ortmanns, „Successful Design of Cascaded Continuous-TimeSigma-Delta-Modulators", International Conferenceon Electronics, Circuits and Systems, 2001, gezeigt wurde. Diesedigitale Korrektur erfolgt überdie Korrektureinheit 4 durch Multiplikation von digitalenKorrektur-Wörtern, wiedies schematisch in der 2 erkennbar ist. Diese Korrektur-Wörter musstenbisher vor der Korrektur durch eine explizite Messung des zugrundeliegenden Fehlers bestimmt werden. Mit dem vorliegenden Verfahrenist es ohne explizite Bestimmung des Fehlers möglich, alleine durch Erfassungder Ausgangsbitaktivitäteine möglicheVerstimmung des Modulators qualitativ festzustellen und durch iterativeoder andere Variation, beispielsweise ähnlich der Successive Approximation,der digitalen Korrekturwörtereinen optimalen Arbeitszustand durch Minimierung der Ausgangsbit-Aktivität einzustellen.
    [0041] 3 zeigtein Beispiel füreine Variation der Korrekturwörterbei diesem Verfahren. Die Korrekturwörter wurden hierbei in Schrittenvon 0,01 geändert. Inder Figur ist in Teilabbildung (a) der Zustand der Ausgangsbitaktivität ohne Korrektur,in Teilabbildung (b) mit einem Korrekturparameter von 1,2, in Teilabbildung(c) mit einem Korrekturparameter von 1,44 und in Teilabbildung (d)mit einem Korrekturfaktor von 1,45 dargestellt. Aus der Figur lässt sichklar erkennen, dass der ideale Korrekturwert bei 1,44 liegt. BeimSchritt von 1,44 nach 1,45 steigt die Aktivität der höchsten aktiven Bits wiederan.
    [0042] 4 zeigtein Beispiel füreinen einstufigen, zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzer mit Kapazitätsarray.In einem derartigen einstufigen ΣΔ-Analog-Digital-Umsetzerhaben Verstärkungsfehlereinen verminderten, aber nicht vernachlässigbaren Einfluss auf denModulator. In diesen Fällenist eine analoge Korrektur überdas zuschaltbare Kapazitätsarray 5 möglich. Hierbeiwird die RC-Zeitkonstante iterativ solange verändert, bis ein Minimum der Ausgangsbit-Aktivität erreichtist. Eine derartige Korrektur kann sich als besonders nützlich inBandpass-Modulatoren herausstellen.
    [0043] 5 zeigtschließlichein Beispiel füreine erfinderische Verwendung des vorliegenden Verfahrens zur Erfassungoder Korrektur von Nichtlinearitätsfehlernin niedrig auflösenden,Multibit-Digital-Analog-Umsetzernin der Rückkopplungvon ΣΔ-Modulatoren. Die 5 zeigthierzu einen ΣΔ-Analog-Digital-Umsetzermit internem Multibit-Quantisierer 6. Derartige Multibit-Quantisierer werdenzur Vermeidung hoher Überabtastratenbei gleichzeitig gewünschterhoher Auflösungdes ΣΔ-Analog-Digital-Umsetzerseingesetzt. Die Auflösungder Multibit-Quantisierer liegt dabei meist im Bereich von 2 bis4 Bit. Diese Architekturen erfordern jedoch den Einsatz eines Multibit-Digital-Analog-Umsetzers(DAC) im Rückkopplungspfad,dessen Auflösungder des Quantisierers entspricht, dessen Linearität jedochso gut wie die gewünschteAuflösungdes Modulators sein muss. Die Linearität wird dabei durch die relativeAnpassung einzelner Einheits-Komponenten, wie beispielsweise vonWiderständen,Kapazitäten,Stromquellen usw., zueinander bestimmt und ist Fertigungs- und Technologiebedingt üblicherweiseauf 10 Bit (0,1% Anpassung) begrenzt. Zur Verbesserung der Linearität kommenentweder Linearisierungstechniken durch statische Verfahren zumEinsatz, fürdie keine Kenntnis überdie implementierten Komponenten des DAU bekannt sein müssen. Zumanderen sind aber auch analoge Korrekturen der DAU-Komponenten oderdigitale Korrekturen der von ihnen verursachten Fehler bekannt.Für dieseKorrekturverfahren kann die vorliegende Technik der Überwachungder Aktivitätder Ausgangsbits modifiziert wie folgt eingesetzt werden.
    [0044] Dazuwird der eigentliche Multibit-(m)-Modulator 6 als Singlebit-Modulatorbetrieben, und zwar mit einer Gleichspannung u(t) am Eingang, deren Größe unterder Referenzspannung eines LSB (Least Significant Bit) des m-BitQuantisierers bzw. m-Bit DAU'sliegt. In der Rückkopplungwird dabei pro Messdurchlauf nur eine bestimmte Komponente der 2m-Komponenten des DAU benutzt. Zur Quantifizierungder Größe der einzelnenRückkopplungskomponentenoder ihrer relativen Abweichung wird die statische Gleichspannungs-Bit-Aktivität des ΣΔ-Analog-Digital-Umsetzersbestimmt. Dies ist in der 5 veranschaulicht.
    [0045] Grundlagedieser Messung ist die Abhängigkeitder Signalübertragungsfunktion(STF) vom Verhältnisks/ki, wobei ks die Skalierung des Signalpfades ist und ki von derGröße der aktuellbenutzten Rückkopplungskomponenteabhängt.Bleibt ks bei jeder Messung konstant und variiert ki durch die relativeAbweichung der einzelnen Rückkopplungskomponentendes Multibit-DAU, so bildet sich diese relative Abweichung in einerunterschiedlichen, statischen Ausgangsbitaktivität ab, die im Bereich der Auflösung desModulators bestimmbar ist. Die hieraus gewonnenen Informationenkönnendann füreine digitale oder analoge Korrektur genutzt werden.
    1 ΣΔ-Modulator 2 Dezimationsfilter 3 Messanordnungzur Messung der Bitaktivität 4 Korrektureinheit 5 Kapazitätsarray 6 Multibit-Modulator Int Integrator DAC Digital-Analog-Wandler
    权利要求:
    Claims (15)
    [1] Verfahren zur Charakterisierung von Analog-Digital-Wandlern,die analoge Eingangssignale in ein oder mehrere Folgen von digitalenAusgangsbits wandeln, dadurch gekennzeichnet, dass eine statischeoder dynamische Ausgangsbitaktivität in einem Offline-Zustandoder einem Out-of-Band-Bereichdes Wandlers erfasst und fürdie Charakterisierung herangezogen wird.
    [2] Verfahren nach Anspruch 1 zum Test von Analog-Digital-Wandlernauf Einhaltung bestimmter Grenzwerte des Signal-Rausch-Verhältnisses und/oderder Auflösung.
    [3] Verfahren zur automatischen Korrektur linearer Fehlerin Analog-Digital-Wandlern, insbesondere in ΣΔ-Analog-Digital-Umsetzern, dieanaloge Eingangssignale in ein oder mehrere Folgen von digitalenAusgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbareKorrekturparameter ausgestattet sind, dadurch gekennzeichnet, dass einestatische oder dynamische Ausgangsbitaktivität in einem Offline-Zustandoder einem Out-of-Band-Bereichdes Wandlers erfasst und die Korrekturparameter des Wandlers variiertwerden, bis die Ausgangsbitaktivität ein Minimum erreicht hat.
    [4] Verfahren nach Anspruch 3, dadurch gekennzeichnet,dass die Variation der Korrekturparameter iterativ erfolgt.
    [5] Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet,dass die Ausgangsbitaktivitätin der Reihenfolge vom höchstwertigenzum niederwertigsten Bit minimiert wird.
    [6] Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet,dass bei Anliegen einer Gleichspannung an einem Eingang des Wandlersdie Ausgangsbitaktivitätunter Zwischenschaltung eines Hochpassfilters erfasst wird, durchden das Gleichspannungssignal am Ausgang des Wandlers unterdrückt wird.
    [7] Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,dass bei Verstärkungsfehlernin kaskadierten ΣΔ-Analog-Digital-Umsetzern dieAusgangsbitaktivitätdurch Variation digitaler Korrekturwörter als Korrekturparameterminimiert wird.
    [8] Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,dass bei Verstärkungsfehlernin einstufigen ΣΔ-Analog-Digital-Umsetzerndie Ausgangsbitaktivitätdurch Variation von Parametern eines zuschaltbaren Arrays von passivenKomponenten oder durch Tuning von aktiven Komponenten minimiertwird.
    [9] Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,dass bei durch Excess-Loop-Delay verursachten Fehlern in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzern die Ausgangsbitaktivität durchVariation von Tuning-Parametern zusätzlicher analoger Komponentenminimiert wird.
    [10] Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,dass bei durch ein endliches Verstärkungs-Bandbreite-Produkt aktiver Komponentendes Wandlers verursachten Fehlern in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzerndie Ausgangsbitaktivitätdurch Variation von Parametern entsprechend der Ansprüche 7 bis9 minimiert wird.
    [11] Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,dass die Ausgangsbitaktivität über dieAnzahl der Übergänge zwischen denBitwerten 0 und 1 pro Zeiteinheit erfasst wird.
    [12] Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,dass die Ausgangsbitaktivität über dieAnzahl des Auftretens des Bitwertes 1 pro Zeiteinheit erfasst wird.
    [13] Verfahren nach einem der Ansprüche 1 bis 4 und 6 bis 10, dadurchgekennzeichnet, dass die Ausgangsbitaktivität über die Bildung der digitalenSumme aller Ausgangsbits pro Zeiteinheit erfasst wird.
    [14] Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet,dass die Erfassung der Ausgangsbitaktivität über einfache Zähler erfolgt.
    [15] Verwendung des Verfahrens nach Anspruch 1 zur Bestimmungvon Nichtlinearitätsfehlernin niedrig auflösendenMultibit-Digital-Analog-Umsetzern in einer Rückkopplung eines Multibit-ΣΔ-Modulators, beider – derMultibit-Modulator als Singlebit-Modulator betrieben wird; – an einemEingang des Multibit-ΣΔ-Modulatorseine Gleichspannung angelegt wird, deren Größe unterhalb einer Referenzspannungeines niederwertigsten Bits des Multibit-Digital-Analog-Umsetzersliegt; – inder Rückkopplungpro Messung nur eine von Messung zu Messung wechselnde Komponentevon 2m Komponenten des Multibit-Digital-Analog-Umsetzersbenutzt wird; und – proMessung die statische Ausgangsbitaktivität erfasst und mit den anderenMessungen verglichen wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    Chae et al.2013|A 6.3 µW 20 bit Incremental Zoom-ADC with 6 ppm INL and 1 µV Offset
    US8907829B1|2014-12-09|Systems and methods for sampling in an input network of a delta-sigma modulator
    EP1819044B1|2009-04-22|Mehrpegelquantisierer mit Current-Mode-DEM-Schaltmatrizen und separater DEM-Entscheidungslogik für einen Multibit-Sigma-Delta-Modulator
    Kauffman et al.2013|A 72 dB DR, CT ΔΣ modulator using digitally estimated, auxiliary DAC linearization achieving 88 fJ/conv-step in a 25 MHz Bw
    US6556158B2|2003-04-29|Residue-compensating A/D converter
    TWI332323B|2010-10-21|A/d converter and a/d converting method
    US7196652B2|2007-03-27|High precision analog to digital converter
    JP6401765B2|2018-10-10|アナログデジタル変換器
    US5416481A|1995-05-16|Analog-to-digital converter with multi-level dither current input
    Del Signore et al.1990|A monolithic 2-b delta-sigma A/D converter
    KR100276790B1|2001-01-15|개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
    US6970120B1|2005-11-29|Method and apparatus for start-up of analog-to-digital converters
    US5594612A|1997-01-14|Analog-to-digital converter with digital linearity correction
    Cauwenberghs et al.2000|Adaptive digital correction of analog errors in MASH ADCs. I. Off-line and blind on-line calibration
    KR100928406B1|2009-11-26|증분-델타 아날로그-대-디지털 변환
    DE60125851T2|2007-10-11|Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung
    US6535155B2|2003-03-18|Method and apparatus for suppressing tones induced by cyclic dynamic element matching | algorithms
    US6727833B2|2004-04-27|Adaptive ΣΔ modulation with one-bit quantization
    US6362763B1|2002-03-26|Method and apparatus for oscillation recovery in a delta-sigma A/D converter
    CA2562254C|2009-05-26|A method and system for analog to digital conversion using digital pulse width modulation |
    US9584146B2|2017-02-28|System and method for measuring the DC-transfer characteristic of an analog-to-digital converter
    US7221302B1|2007-05-22|Delta-sigma modulator coefficient calibration method and apparatus
    US7446686B2|2008-11-04|Incremental delta-sigma data converters with improved stability over wide input voltage ranges
    CN101044685B|2012-03-21|信号接收机和移动通信设备
    KR101565967B1|2015-11-06|시그마-델타 아날로그-디지털 변환 방법과 그 장치
    同族专利:
    公开号 | 公开日
    DE102004007207B4|2008-03-27|
    WO2005078936A1|2005-08-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-08| OP8| Request for examination as to paragraph 44 patent law|
    2008-09-25| 8364| No opposition during term of opposition|
    2012-12-13| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20120901 |
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410007207|DE102004007207B4|2004-02-13|2004-02-13|Verfahren zur Charakterisierung von sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern|DE200410007207| DE102004007207B4|2004-02-13|2004-02-13|Verfahren zur Charakterisierung von sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern|
    PCT/DE2005/000206| WO2005078936A1|2004-02-13|2005-02-07|Verfahren zur charakterisierung von sowie zur automatischen korrektur linearer fehler in analog-digital-wandlern|
    [返回顶部]